国際会議IEDM 2024において3件の論文が採択

キオクシア株式会社は、12月7日から米国サンフランシスコで開催されるIEEEの電子素子に関する国際会議IEDM（International Electron Devices Meeting）2024において、3件の論文が採択されたことを発表します。

当社は、AI（人工知能）の発展をはじめ急速に変化するデジタル社会に不可欠となる半導体メモリの研究開発に注力しています。3次元フラッシュメモリ技術「BiCS FLASH™」に加え、新しいコンセプトの半導体メモリなど多種多様な分野における研究開発を進め、将来のコンピューター、ストレージシステムにおける半導体メモリの大容量化、高性能化、高付加価値化へのニーズに応えることを目指しています。

現在のコンピューティングシステムでは、CPUがデータを高速に処理するための主記憶装置であるDRAM、大容量のデータを保存するフラッシュメモリがあり、より高速により大容量のデータを処理するためにSCM(ストレージクラスメモリ)と呼ばれるDRAMとフラッシュメモリの中間階層にあたるメモリの研究開発も進んでいます。

今回のIEDMでは、３つの階層におけるそれぞれの新しいメモリ技術として、（１）低消費電力化の実現を目指す酸化物半導体を用いたDRAM技術、（２）大容量化に適したMRAM技術、（３）高ビット密度化・高性能化に向けた新しい構造の3次元フラッシュメモリ技術を発表します。

1. 酸化物半導体を用いたDRAM技術 (OCTRAM：Oxide-Semiconductor Channel Transistor DRAM)
   
   本技術では、製造プロセスを工夫して、高集積化に有利な縦型トランジスタを実現しました。また、酸化物半導体を用いたトランジスタの特徴を引き出し、極めて少ないリーク電流も実現しました。これにより、AIやポスト5G情報通信システムで利用される大規模メインメモリが搭載されるサーバーやIoT製品などの幅広いアプリケーションにおいて低消費電力化を実現する可能性があります。尚、本開発成果は台湾南亜科技社との共同開発にて得られたものです。
   
   論文タイトル：Oxide-semiconductor Channel Transistor DRAM (OCTRAM) with 4F2 Architecture（論文番号：6-1）
   
   
2. 大容量クロスポイント型MRAM技術
   
   本技術では、大容量化に適したセレクタ（選択素子）と磁気トンネル接合を組み合わせたセル技術と、クロスポイント型アレイの微細加工技術を適用し、MRAMとして過去最小のセルハーフピッチ^※20.5ナノメートルにおいて、セルの読出・書込動作を実現しました。また、セルの微細化に伴いメモリ信頼性が劣化する課題がありますが、セレクタの過渡応答を活用した新たな読出方式と読出回路の寄生容量を低減することにより、この課題に対する解決策を提示しました。AIやビッグデータ処理向けに、本技術の実用化開発を進めていきます。本開発成果は韓国SK hynix社との共同開発にて得られたものです。
   
   ※セル配線ピッチの半分
   
   論文タイトル：Reliable memory operation with low read disturb rate in the world smallest 1Selector-1MTJ cell for 64 Gb cross-point MRAM（論文番号：20-1）
   
   
3. 水平セル積層構造による次世代3次元フラッシュメモリ技術
   
   本技術では、従来は垂直方向にNAND型セルを連ねた構造に対して、NAND型セルを水平方向に配置し積層した新しい3次元構造を開発しました。従来構造では積層数を増加させるとNAND型セル性能が劣化する課題がありますが、本構造によりNAND型セル性能の劣化を抑えることに加え、信頼性を改善させることが期待されます。本構造を用いることで、高いビット密度と信頼性を備えた3次元フラッシュメモリを低コストで実現することが可能です。
   
   論文タイトル：Superior Scalability of Advanced Horizontal Channel Flash For Future Generations of 3D Flash Memory（論文番号：30-1）

• IEDMの詳細は以下ページをご覧ください。
  
  https://www.ieee-iedm.org/

当社は「『記憶』で世界をおもしろくする」というミッションのもと、「メモリ技術」で新しい時代を切り拓くことを目指し、将来のデジタル社会を支える研究・技術開発を推進してまいります。