「ESSCIRC 2022」で56Gbps PAM4トランシーバーの誤ロック回避技術を発表

  • 2022年10月 4日
  • キオクシア株式会社

当社は、56Gbps PAM4トランシーバーにおける誤ロック回避技術をミラノ（イタリア）で開催されたIEEE主催の国際会議であるEuropean Solid-State Circuits Conference 2022 (ESSCIRC 2022)にて、9月22日（現地時間）に発表しました。

本技術は、近年データセンターなどで採用され始めているPAM4の高速通信において、クロック信号（回路の動作タイミングの基準となる信号）のロック位置の誤認識を回避する技術です。当社は、本技術を用いて、MEC（Mobile Edge Computing）サーバに実装する広帯域大容量フラッシュメモリモジュールの開発を進めてまいります。

この成果は国立研究開発法人新エネルギー・産業技術総合開発機構（NEDO）の委託業務の結果得られたものです。

より詳細な情報は、NEDOとの共同発表をご覧ください。
 

※記載されている社名・商品名・サービス名などは、それぞれ各社が商標として使用している場合があります。

  • 本資料に掲載されている情報（製品の仕様、サービスの内容およびお問い合わせ先など）は、発表日現在の情報です。予告なしに変更されることがありますので、あらかじめご了承ください。